

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-182169

(43)Date of publication of application : 21.07.1995

(51)Int.Cl.

G06F 9/38
G06F 9/30

(21)Application number : 05-327806

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 24.12.1993


(72)Inventor : ABE YAYOI
TAKEUCHI YOICHIRO

(54) PARALLEL PROCESSING COMPUTER

(57)Abstract:

PURPOSE: To increase the free areas of a memory for a parallel processing type computer by reducing the size of the program to be loaded in the memory.

CONSTITUTION: A non-execution instruction NOP part is properly deleted out of a description part of a parallel processing instruction consisting of plural fields, so that the size of the instruction code part of a program to be loaded in a memory 10 is reduced. When the parallel processing instruction of the program is carried out, it is checked whether the compressed instruction code is equal to only a single instruction based on the contents of an instruction description information part 14. If the compressed instruction code is equal to only a single instruction, an instruction restoring part 20 fills the fields of parallel processing instructions excluding the relevant instruction with the NOP parts and restores the parallel processing instruction to be carried out. This restored instruction is once stored in an instruction cache 30. Then the restored parallel processing instructions stored in the cache 30 are carried out in sequence by an executing unit 60.



特開平7-182169

(43) 公開日 平成7年(1995)7月21日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 F 9/38	3 7 0 X			
9/30	3 5 0 F			

審査請求 未請求 請求項の数 5 O L (全 11 頁)

(21) 出願番号 特願平5-327806

(22) 出願日 平成5年(1993)12月24日

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 安部 弥生

東京都府中市東芝町1番地 株式会社東芝
府中工場内

(72) 発明者 竹内 陽一郎

東京都府中市東芝町1番地 株式会社東芝
府中工場内


(74) 代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 並列処理型コンピュータ

(57) 【要約】

【目的】 並列処理型コンピュータにおいてメモリにロードされるプログラムサイズを小さくしてメモリのフリーエリアを増やす。

【構成】 複数フィールドからなる並列処理命令の命令記述部から無実行命令NOP部分を適宜取り除くことにより、メモリ10にロードされるプログラムの命令コード部分のサイズを圧縮しておく。このプログラムの並列処理命令を実行する際に、圧縮された命令コードが1命令のみであるかどうかを命令記述情報部14の内容から判断する。1命令のみであれば、命令復元部20によりその命令以外の並列処理命令フィールドをNOPで埋めて実行すべき並列処理命令を復元する。復元された命令は命令キャッシュ30に一旦格納され、キャッシュ30内の復元された並列処理命令が実行ユニット60で順次実行される。



1

【特許請求の範囲】

【請求項1】 無実行命令以外の命令を含む情報を格納する命令格納部および無実行命令を付加するかどうかを示す情報を格納する命令記述情報部を記憶するメモリと；前記命令記述情報部の内容が無実行命令の付加を示す場合に、前記命令格納部の命令に無実行命令を付加して複数命令からなる命令コードを生成する命令生成手段と；複数の命令実行フィールドを持ち、これらの命令実行フィールドにおいて、前記命令生成手段で生成された命令コードを並列に実行する命令実行手段とを具備した

ことを特徴とする並列処理型コンピュータ。
 【請求項2】 前記メモリは、無実行命令以外の命令を複数含む命令コードを格納する複数命令領域を持ち、前記命令生成手段は、前記命令記述情報部の内容が無実行命令の付加以外を示す場合に前記複数命令領域に格納された命令コードを取り出す命令取出手段を含み、前記命令実行手段が、前記命令生成手段により生成された命令コードとともに前記命令取出手段により取り出された命令コードを実行するように構成されることを特徴とする請求項1に記載の並列処理型コンピュータ。

【請求項3】 複数命令からなる並列処理命令コードが無実行命令以外の命令を1つだけ含む場合に、この並列処理命令コードから無実行命令を取り除くことによりこの並列処理命令コードのコードサイズを圧縮し、コードサイズが圧縮されたことを示す命令記述情報をこの圧縮された並列処理命令コードとともに保存し、前記命令記述情報が、保存された前記並列処理命令コードはコードサイズが圧縮されていることを示す場合に、この圧縮された命令コードに無実行命令を付加することにより並列処理命令コードを復元しながら実行するように構成したことを特徴とする並列処理型コンピュータシステム。

【請求項4】 命令記述情報部および命令格納部を具備し、

並列処理命令コードから無実行命令部分を適宜取り除くことによりこの並列処理命令コードのコードサイズを圧縮し、このコードサイズが圧縮されたことに関する情報を前記命令記述情報部に記述し、このコードサイズが圧縮された命令コードを前記命令格納部に記述することを特徴とする並列処理型コンピュータシステム。

【請求項5】 命令記述情報部、命令格納部、命令記述復元割込部および命令復元部を具備し、並列処理命令コードから無実行命令部分を適宜取り除くことによりこの並列処理命令コードのコードサイズを圧縮し、このコードサイズが圧縮されたことに関する情報を前記命令記述情報部に記述し、このコードサイズが圧縮された命令コードを前記命令格納部に記述し、

2

前記命令記述情報部に記述された情報に基づき前記命令格納部に記述された圧縮命令コードに無実行命令を挿入することで元の並列処理命令コードを復元し、前記復元された元の並列処理命令コードを逐次実行することを特徴とする並列処理型コンピュータシステム。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、ベリロングインストラクションワード（以下VLIWと略記する）型などの並列処理型コンピュータにおいて、メインメモリにロードされるプログラムの命令コード部分のサイズを圧縮しておき、メインメモリにロードされたプログラムの各命令が実行される時点で圧縮された命令コードを復元するシステムに関する。

【0002】

【従来の技術】 たとえばVLIW型並列処理コンピュータにおいて実行されるシーケンシャルな命令コードには、命令記述以外の部分に無実行命令（以下NOPと略記する）が埋め込まれる。

【0003】

【発明が解決しようとする課題】 並列処理プログラムにおけるシーケンシャルなコードでは、命令実行を行わないNOPが多くなるために、プログラムの機能の割に命令記述部のサイズが大きくなる。

【0004】 大規模なプログラムの場合、メインメモリにロードされたプログラム中のNOP部分がメモリを無駄食いするから、プログラム実行時に多くのメモリが必要となる。すると、プログラム実行中に使用できる残りのメモリ容量が少なくなり（つまりメモリが圧迫され）、必要な処理ができなくなるといった問題が起こり得る。

【0005】 たとえばメインメモリ4メガバイトを装備したコンピュータにおいて、オペレーティングシステム（以下OSと略記する）が起動したあとのメモリのフリーエリアが2.5メガバイトであったとする。このコンピュータのOS上でNOPを多く含むプログラムを起動したところメモリのフリーエリアが1.8メガバイトしか残らなかったとしたら、このプログラムで2メガバイトのフリーエリアを必要とする処理は行なうことができない（0.2メガバイトのメモリ不足）。

【0006】 とくにプログラム開発中において、デバッグ等のためにコードの大部分がシーケンシャル実行用になっていてプログラム中に存在するNOPの割合が多い場合に、上記メモリ不足が起きやすい。このメモリ不足が起きた場合、コンピュータ本体のメモリを増設しない限り（そのコンピュータ自体およびOSがそのメモリ増設に対応していることが前提）、デバッグができず、プログラム開発が中断してしまう。

【0007】 またデバッグ終了後のプログラムに対しては、その起動後にユーザが使えるメモリのフリーエリア

3

サイズは大きいほど望ましい。この発明の目的は、メモリにロードされるプログラムサイズを小さくしてメモリのフリーエリアを増やすことのできる並列処理型コンピュータを提供することである。

【0008】

【課題を解決するための手段】複数フィールドからなる並列処理命令の命令記述部から無実行命令NOP部分を適宜取り除くことにより、メモリにロードされるプログラムの命令コード部分のサイズを圧縮しておく。このプログラムの並列処理命令を実行する際に、圧縮された命令コードが1命令のみであるかどうかを命令記述情報部の内容から判断する。1命令のみであれば、命令復元部により、その命令以外の並列処理命令フィールドをNOPで埋めて実行すべき並列処理命令を復元する。復元された命令は命令キャッシュまたは命令バッファに一旦格納され、キャッシュまたはバッファ内の復元された並列処理命令が実行ユニットで順次実行される。

【0009】

【作用】メモリにロードされるプログラムは圧縮されているから、圧縮された分だけメモリのフリーエリアは広くなっている。圧縮された命令はそのままで実行できないので、実行前に除去されたNOPを再挿入する動作が行なわれる。実行の度に（実行直前に）圧縮命令を逐次復元するようにしたから、並列処理命令の実行に差し障りはない一方で、メモリのフリーエリアをより広くできる。

【0010】

【実施例】図1は、この発明の一実施例に係るVLIW型並列処理コンピュータ100の構成を示すブロック図である。このコンピュータ100は、メインメモリ10、命令キャッシュ30、命令レジスタ群40、命令デコーダ50、命令実行ユニット60、レジスタファイル（汎用レジスタ群）70、およびデータキャッシュ80を備えている。

【0011】命令実行ユニット60は、たとえば、最大4命令を並列処理するために4つの命令実行ユニット（フィールド＃1〜＃4）を備えている。実行ユニット60の各フィールド＃1〜＃4では、レジスタファイル70を利用しながら与えられた命令が別々に実行され、その実行結果がデータキャッシュ80あるいはメモリ10のデータ格納部16に書き込まれるようになってい

る。

【0012】コンピュータ100で並列処理されるプログラムは、そのプログラムを使用するときに、外部記憶装置（ハードディスクなど）90からインターフェイス（I/F）92を介してメインメモリ10に読み込まれる。

【0013】この際、外部記憶装置90に格納されたプログラム中の命令群が予めコンパイラ等により圧縮されているときは、このプログラムはそのままメモリ10に

4

読み込まれる。しかし、このプログラム中の命令群がまだ圧縮されていないときは、このプログラムをメモリ10に読み込む過程において、たとえばOSに組み込まれたバックグラウンドで走っている圧縮処理プログラムあるいはコンピュータ100自体に組み込まれた圧縮処理ロジック回路により、プログラム中の命令群を圧縮しながら、メモリ10にロードする。（圧縮の方法は図5を参照して後述する。）メインメモリ10は、命令格納部12、命令記述情報部14、およびデータ格納部16を含んでいる。上記プログラムの圧縮された命令はメモリ10の命令格納部12に格納され、命令の圧縮状態に関する情報は命令記述情報部14に格納され、このプログラムで使用されるデータはデータ格納部16に格納される。データ格納部16に格納されたデータD10は、適宜、データキャッシュ80を介して、あるいは直接に、命令実行ユニット60に供給される。

【0014】メモリ10にロードされた命令は圧縮されているので、命令格納部12および命令記述情報部14で消費されるメモリの量は、圧縮しない場合よりも少なくなっている。すなわち、命令圧縮によりメモリが節約されている。（もとのプログラムがNOPを多く含めば含むほど、メモリ節約量は大きくなる。）メモリ10にロードされた圧縮されている命令は、その実行前に元の形に復元しなければならない（そうしないとは正常な並列処理が行なわれず、エラーがでる）。この命令復元を行なうために、コンピュータ100は、命令復元部20および命令記述復元割込発生部22を備えている。

【0015】すなわち、命令記述情報部14の内容に対応して圧縮された命令の実行時に、割込発生部22が、割り込みD22を発生させる。すると命令復元部20は、命令記述情報部14からの情報D14に基づき命令格納部12からの圧縮された命令D12を元の形に復元し、復元された命令D20を命令キャッシュ30（あるいは命令レジスタ群40）に格納する。

【0016】命令キャッシュ30に格納された復元命令D20は、命令レジスタ群（命令バッファ）40の命令パイプに投入され、ここから順に命令D40が命令デコーダ50に送り出される。

【0017】命令D40はデコーダ50によりデコードされる。デコードされた命令（適宜NOPを含む4つの並列処理命令）D50は実行ユニット60のフィールド＃1〜＃4に同時に投入され、並列処理される。

【0018】実行ユニット60での処理結果D60はデータキャッシュ80あるいはデータ格納部16に書き込まれる。こうして、命令キャッシュ30あるいは命令レジスタ群40に詰め込まれた（圧縮復元後の）命令群が、実行ユニット60のフィールド＃1〜＃4において次々と並列実行される。

【0019】図5は、図1の並列処理コンピュータが扱う命令の圧縮処理を説明するフローチャートである。こ

の命令圧縮は、実行プログラムを生成する際のコンパイラによる処理（リンクを行なう前後の処理）でもよいし、コンピュータ100がプログラムをメモリ10にロードする時に行なう処理でもよい。また図6は、4つの命令フィールド#1~#4からなるVLIW命令1~5がどのように圧縮されるかの一例を示している。

【0020】ここでは、デバッグを行なうため高級言語のソースプログラム（C言語で記載されたソースコード等）をシーケンシャルな命令コードになるようにコンパイルリンクした場合は想定している。

【0021】まず、並列実行型VLIWマシンのシーケンシャル実行用命令コード（ロードモジュール）が入力され（ステップST40）、入力された命令コード中に同時実行する命令がいくつかあるかがチェックされる（ステップST42）。

【0022】例えば図6の命令1で示すように同時実行する命令が1つ（ADD）だけの場合（ステップST44、イエス）、命令記述情報部14には「1命令のみ実行」を示すとともにこの1命令の位置をビット「1」で示す情報「1000」が書き込まれる（ステップST46）。

【0023】同時実行する命令が1つの場合、命令記述情報部14の4ビット情報の各ビットの和（ $\Sigma \#1 \sim \#4$ ）は1であり、これが「1命令のみ実行」を示す。また命令記述情報部14の4ビット情報「1000」中の「1」の位置が同時実行する命令（ADD）のフィールド#1を示し、「0」の位置が命令復元時に無実行命令NOPが格納されるフィールド#2~#4を示す。

【0024】命令記述情報部14に「1命令のみ実行」を示す情報「1000」が書き込まれると、入力された命令コードからNOPを取り除いた命令（ADD）だけが命令格納部12に格納される（ステップST48）。こうして命令1の圧縮（NOPの除去）が終了する。

【0025】命令1は入力された命令コードの最終命令ではないので（ステップST52、ノー）次の命令2が取り込まれ（ステップST54）、その命令の同時実行命令数がチェックされる（ステップST42）。この場合も同時実行命令は1つだけ（SUB）である（ステップST44、イエス）。すると図6に示すように、命令記述情報部14には「1命令のみ実行」を示すとともにこの1命令の位置をビット「1」で示す情報「0010」が書き込まれる（ステップST46）。

【0026】命令記述情報部14に「1命令のみ実行」を示す情報「0010」が書き込まれると、入力された命令コードからNOPを取り除いた命令（SUB）だけが命令格納部12に格納される（ステップST48）。こうして命令2の圧縮（NOPの除去）が終了する。

【0027】同様に、図6の命令3に対する命令圧縮処理が行なわれる（情報部14には「1000」が書き込まれ、格納部12にはSUBが格納される）。一方、図

6の命令4で示すように同時実行する命令が複数（ADDとMUL）の場合（ステップST44、ノー）、命令記述情報部14には、複数の「並列実行命令あり（つまり同時実行命令が2以上）」を示すとともにこれら複数命令の位置をビット「1」で示す情報「0110」が書き込まれる（ステップST56）。

【0028】命令記述情報部14に「複数命令同時実行」を示す情報「0110」が書き込まれており（和 $\Sigma \#1 \sim \#4$ は2以上）、入力された命令4そのもの（NOP、ADD、MUL、NOP）がメモリ10（命令格納部12）の所定アドレス（ $0X1000 \sim 0X1003$ ）に格納される（ステップST58）。この場合は命令4の圧縮（NOPの除去）は行なわれず、命令記述情報部14には命令4を格納した場所の先頭アドレス（ $0X1000$ ）が書き込まれる（ステップST60）。

【0029】あるいは、命令記述情報部14に「複数命令同時実行」を示す情報「0110」を書き込んだあと（和 $\Sigma \#1 \sim \#4$ は2以上）、入力された命令4からNOPを取り除いたもの（ADD、MUL）をメモリ10の所定アドレス（ $0X1000 \sim 0X1001$ ）に格納するようにしてもよい（ステップST58）。この場合は命令4の圧縮（NOPの除去）が行なわれており、命令記述情報部14には命令4の実行命令本体（ADD、MUL）を格納した場所の先頭アドレス（ $0X1000$ ）が書き込まれる（ステップST60）。

【0030】なお、ステップST44でノーとなる場合（同時実行命令が1命令のみでない場合）としては、同時実行命令が複数ある場合に限定はされない。たとえばOSがスーパーバイザーモードで使用する特殊な長い命令（通常の命令が32ビット固定長命令である場合に特種命令が32~128ビットの可変長命令であるときなど）の場合、「1命令のみの実行」としては扱われず（ステップST44、ノー）、この特殊命令の格納先が命令記述情報部14に格納され（ステップST56）、そのあとこの特殊命令がメモリ10の所定箇所に格納される（ステップST60）。

【0031】命令4は入力された命令コードの最終命令ではないので（ステップST52、ノー）次の命令5が取り込まれ（ステップST54）、その命令の同時実行命令数がチェックされる（ステップST42）。この場合は同時実行命令は1つだけ（ADD）であり（ステップST44、イエス）、命令記述情報部14には「1命令のみ実行」を示すとともにこの1命令の位置をビット「1」で示す情報「1000」が書き込まれる（ステップST46）。命令記述情報部14に情報「1000」が書き込まれると、入力された命令コードからNOPを取り除いた命令（ADD）だけが命令格納部12に格納される（ステップST48）。こうして命令5の圧縮（NOPの除去）が終了する。

【0032】命令5が最終命令であれば（ステップST

52、イエス) 命令の圧縮処理は終了する。図5のステップST40～ST60の処理が済むと、図6の左側に示した非圧縮並列処理命令1～5(32ビット命令を4つ並列に処理する128ビットVLIW命令)は図6の右側に示すように圧縮され、圧縮された命令とその命令記述情報がメモリ10に格納される。

【0033】図5の処理の結果として命令格納部12に格納される命令コードの合計サイズは、削除したNOPの分、元の並列処理命令コードの合計サイズよりも小さくなる。命令記述情報部14のビットサイズは命令格納部12に格納されなかったNOPよりも小さいので、命令記述情報部14の存在によるメモリ10の消費量よりも、NOPを格納しなかったことによるメモリ10の節約量の方が大きい。

【0034】また、命令記述情報部14の4ビットを命令格納部12に格納される32ビット命令の一部として取り込めば、命令記述情報部14によるメモリの消費はなくなり(この場合、各命令は28ビットで記述されることになる)、NOP削除によるメモリ節約分がそのままフリーエリアとしてメインメモリ10に残る。

【0035】図2は、図1の並列処理コンピュータ10において実行される処理を説明するフローチャートである。また図3は、図2におけるNOP復元処理の一例を示すフローチャートである。この処理は、命令復元部20内のハードウェアロジックまたはコンピュータ100のマイクロコードで実行できる。

【0036】まず、圧縮された命令1(図6参照)が命令復元部20に取り込まれ(ステップST10)、引き続き取り込んだ命令1の命令記述情報部14の内容がチェックされる(ステップST12)。

【0037】4ビット情報部14の各ビット中の「1」の和Σ#1～#4が1ならば、圧縮された命令1は同時実行命令数が1つだけであると判定され(ステップST14、イエス)、命令1に対応する命令格納部12の内容(命令ADD)が読み出される(ステップST16)。

【0038】すると、NOP復元処理に入る(ステップST18)。すなわち図3に示すように、まず命令記述情報部14のビット1の位置に該当するフィールド#1が検出される(ステップST18.1)。続いて、図7に示すように、検出されたビット1の位置に該当するフィールド#1に読み出された命令ADDが配置され、残りのフィールド#2～#4にNOPが挿入される(ステップST18.2)。

【0039】こうして正規の並列処理命令(128ビットVLIW命令)に復元された命令1は、命令キャッシュ30(または命令レジスタ群40)にロードされる(ステップST20)。

【0040】命令1が最終命令でないときは(ステップST22、ノー)、次の命令2が命令復元部20に取り

込まれ(ステップST24)、取り込んだ命令2の命令記述情報部14の内容がチェックされる(ステップST12)。

【0041】4ビット情報部14の各ビット中の「1」の和Σ#1～#4が1なので、圧縮された命令2は同時実行命令数が1つだけであると判定され(ステップST14、イエス)、命令2に対応する命令格納部12の内容(命令SUB)が読み出される(ステップST16)。

【0042】すると、命令2のNOPが復元され(ステップST18)、復元された並列処理命令2は、命令キャッシュ30(または命令レジスタ群40)にロードされる(ステップST20)。

【0043】同様にして、命令3のNOPが復元され(ステップST18)、復元された並列処理命令3は、命令キャッシュ30(または命令レジスタ群40)にロードされる(ステップST20)。

【0044】次に、非圧縮命令4(図6参照)が命令復元部20に取り込まれ(ステップST10)、取り込んだ命令4の命令記述情報部14の内容がチェックされる(ステップST12)。

【0045】ここでは4ビット情報部14の各ビット中の「1」の和Σ#1～#4が2なので、命令4は同時実行命令数が2つであると判定される(ステップST14、ノー)。すると図1の命令記述復元部22により割り込みが発生する(ステップST26)。

【0046】この割り込みが生じると、命令復元部20は、命令格納部12の内容(0x1000)から、命令4の格納先アドレス(0x1000から連続する4アドレス分)を算出する(ステップST28)。すると図7に示す命令4の格納先アドレス(0x1000～0x1003)から命令4の内容(NOP、ADD、MUL、NOP)が読み出される(ステップST30)。

【0047】こうして読み出された並列処理命令4は、命令キャッシュ30(または命令レジスタ群40)にロードされる(ステップST32)。なお、命令4もNOP除去の圧縮を受けている場合は(つまり4ビット情報部14の各ビット中の「1」の和Σ#1～#4が3以下の場合は)、命令4中の実行命令(ADD、MUL)をその格納先アドレス(図6下中央の0x1000～0x1001)から読み出してから(ステップST30)、読み出された実行命令(ADD、MUL)にNOPを付加する復元処理(図3のステップST18.1～ST18.2)を行なってもよい。

【0048】この場合、情報部14中で最初にビット「1」が立っているフィールド(#2)に最初の格納先アドレス(0x1000)の命令(ADD)が配置され、情報部14中で2番目にビット「1」が立っているフィールド(#3)に次の格納先アドレス(0x1001)の命令(MUL)が配置され、情報部14中ビット

「0」のフィールド(#1、#4)にNOPが配置される。

【0049】命令4が最終命令でないときは(ステップST2、ノー)、次の命令5が命令復元部20に取り込まれ(ステップST24)、取り込んだ命令5の命令記述情報部14の内容がチェックされる(ステップST12)。4ビット情報部14の各ビット中の「1」の和Σ#1~#4は1なので、圧縮された命令5は同時実行命令数が1つだけであると判定され(ステップST14、イエス)、命令5に対応する命令格納部12の内容(命令ADD)が読み出される(ステップST16)。

すると、命令5のNOPが復元命令(ステップST18)、復元された並列処理命令5が、命令キャッシュ30(または命令レジスタ群40)にロードされる(ステップST20)。

【0050】命令5が最終命令であるときは(ステップST22、イエス)、命令キャッシュ30(または命令レジスタ群40)にロードされた命令1~5が順次図1の命令デコーダ50でデコードされ、デコードされた命令1~5が実行ユニット60のフィールド#1~#4で並列に同時処理される(ステップST34)。

【0051】図2の処理の結果、メインメモリ10に読み込まれた命令1~5が圧縮された命令(サイズ小)であっても、命令キャッシュ30あるいは命令レジスタ群40に書き込まれた実行直前の命令1~5は、図10に示すような非圧縮の復元命令となっている。命令実行ユニット60は、この復元命令1~5をフィールド#1~#4で並列実行する。

【0052】なお、復元された命令1~5が全て命令キャッシュ30に格納され終わるまで待つのではなく、適当な数の復元命令がキャッシュ30(又はレジスタ40)に溜まったら実行ユニット60で命令実行(ステップST34)を開始するようにしてもよい。この場合はステップST22の前に命令実行ステップが挿入される。

【0053】また、命令キャッシュ30あるいは命令レジスタ群40に書き込まれた復元命令1~5はその実行後は消滅してもエラーは生じない。したがって、復元された後続命令(命令6以降)を次々と命令キャッシュ30あるいは命令レジスタ群40に書き込んで、命令キャッシュ30あるいは命令レジスタ群40内の実行済み旧命令(命令1~5)をどんどん消去することができる。このため命令キャッシュ30あるいは命令レジスタ群40が多数の復元命令でオーバーフローしてエラーを出すことはない。

【0054】もし、コンピュータ100が4キロバイトの命令キャッシュ30を備えており、実行ユニット60のフィールド#1~#4で実行される各命令が32ビット(4バイト)固定長であるとするれば、キャッシュ30は復元後の32ビット命令を最大1000個持つことが

できる。コンピュータ100で処理しようとするプログラムモジュール中の命令数が1000個以内(4ワード構成のVLIW命令で数えれば250個以内)ならば、復元後の非圧縮命令は全て命令キャッシュ30に収まってしまう。この場合は上記復元命令のオーバーフローは生じない。

【0055】必要な復元命令が全て命令キャッシュ30に収まったあとは、もはや命令復元処理は不要となるから、命令復元のためにコンピュータ100全体の処理速度が落ちることはない。このことから、コンピュータ100で実行されるプログラム中の命令数に対して、命令キャッシュ30は十分な記憶容量を持っていることが望ましい。

【0056】なお、コンピュータ100が汎用レジスタ(または命令レジスタ)を豊富に持っており、これらのレジスタ中に必要な復元命令の大部分を保持できるなら、大容量の命令キャッシュ30は必ずしも必要ではない。

【0057】図6の例では命令記述情報部14を命令実行ユニット60のフィールド数と同数のビット構成とし、圧縮命令のフィールド位置情報も情報部14に含まれている。このため図8に示すような圧縮前の命令1~5が圧縮された後これを復元すると、図10に示すように元通りの命令1~5が得られる。

【0058】ここで、命令1のようにVLIW命令が実行命令を1つしか含まないときは、この実行命令(ADD)がフィールド#1~#4のどこで実行されても、ソフトウェア上は、その処理結果は同じになる(ハードウェア上では、同一フィールドでの連続命令実行に伴いハザードの問題が起きる可能性があるが、ここではハザードは起きないと仮定する)。この場合、命令記述情報部14は必ずしも実行命令(ADD)のフィールド位置情報を含んでいる必要はない。

【0059】そのような場合では、命令記述情報部14は「VLIW命令が実行命令を1つしか含まない」かどうかを区別する情報だけを持てばよく、情報部14を1ビットフラグで構成することができる。

【0060】図8は、命令記述情報部14を1ビットフラグで構成した場合に、VLIW命令がどのように圧縮されるかを例示している。すなわち、命令1では実行命令が1つだけであるから(図5のステップST44、イエス)、情報部14のフラグが「0」とされ(ステップST46)、命令格納部12に実行命令(ADD)が格納される(ステップST48)。

【0061】一方、命令4では実行命令が1つだけではないから(ステップST44、ノー)、情報部14のフラグが「1」とされ(ステップST56)、命令格納部12に命令4の格納先頭アドレス(0x1000)が格納される(ステップST58)。このあとこの先頭アドレスから連続する4アドレス(0x1000~0x1

003)に命令4がそのまま格納される(ステップST60)。

【0062】図4は、図8の例におけるNOP復元処理の例を示している。すなわち、命令1の情報部14のフラグが「0」である場合(図2のステップST16)、格納部12から実行命令(ADD)を取り出してこれを所定フィールド、たとえばフィールド#1におく。しかる後に残りフィールド#2~#4をNOPで埋めて(ステップST18)、図9に示すように命令1を復元する。復元された命令1は、命令キャッシュ30または命令レジスタ40に転送される(ステップST20)。

【0063】一方、命令4の情報部14のフラグが「1」である場合、命令復元部6を発生させる(図2のステップST26)。続いてメモリ10のアドレス0x1000~0x1003を計算し(ステップST28)、そのアドレスから実行命令(NOP、ADD、MUL、NOP)を取り出して(ステップST30)、これをフィールド#1~#4に配置する。こうして得られた図9に示すような命令4は、命令キャッシュ30または命令レジスタ40に転送される(ステップST32)。

【0064】図8のように命令記述情報部14が1ビット構成の例では、VLIW命令中の実行命令が1つだけの場合、実行命令(命令1のADD、命令2のSUBなど)のフィールド位置を特定できない。したがって、この場合の命令復元処理においては、命令復元に一定の規則を設けておく必要が生じる。

【0065】図11は、第1の命令復元規則にしたがって復元されたVLIW命令群の例である。ここでは、フィールド#1に1クロック処理命令(ADD、SUB)を集め、フィールド#2にNOPまたは2クロック処理命令(MUL)を集め、フィールド#3~#4にNOPまたは図示しない3クロック以上の処理命令を集めている。この例ではフィールド#1での連続命令処理においてハザードが生じないことを仮定している。

【0066】図12は、第2の命令復元規則にしたがって復元されたVLIW命令群の例である。ここでは、フィールド#1にNOPまたは第1の命令(ADD)を集め、フィールド#2にNOPまたは第2の命令(SUB)を集め、フィールド#3にNOPまたは第3の命令(MUL)を集め、フィールド#4にNOPまたは図示しない第4の命令(割り算命令DIVなど)を集めている。

【0067】図13は、第3の命令復元規則にしたがって復元されたVLIW命令群の例である。ここでは、4命令(命令1~4)処理を1サイクルとし、各フィールドは1サイクル中で1回はNOP以外の命令を実行するようにしている。

【0068】なお前述した実施例においては、4ビット(または1ビット)命令記述部14は32ビット命令格

納部12の他に用意されているが、この命令記述部14は32ビット命令格納部12の一部に組み込んでよい。たとえば32ビット中4ビット(または1ビット)を命令記述部14のために用い、残り(28ビット~31ビット)をADD、SUBなどの命令記述のために用いるようにしてもよい。

【0069】上述した実施例によれば、VLIW型コンピュータでシークエンシャルなコードを実行する場合に命令記述部分を圧縮できるので、大規模なプログラムのシークエンシャルな実行を少ない実メモリで実行できる。

【0070】この際、並列度の高い命令(デバッグ時のシークエンシャルコードではNOPが多くなる)ほどサイズ圧縮効果は高い。なお、この発明は、VLIW型に限らず、命令コード中に適宜NOPが挿入されたプログラムを実行時にメモリに読み込む他方式の並列処理型コンピュータ(スーパースカラ型コンピュータ等)にも応用可能である。

【0071】

【発明の効果】この発明によれば、メモリにロードされる並列処理プログラムの命令コードは圧縮されているから、圧縮された分だけメモリのフリーエリアは広がっている。圧縮された命令は、その実行の度に本来の命令に逐次復元される。このため、並列処理命令の実行に差し障りはない一方で、広いフリーエリアがメモリに確保できる。換言すれば、並列処理コンピュータにおける大規模プログラムのシークエンシャルな実行を、より少ないメモリで行なうことができる。

【図面の簡単な説明】

【図1】図1は、この発明の一実施例に係るVLIW型並列処理コンピュータの構成を示すブロック図。

【図2】図2は、図1の並列処理コンピュータにおいて実行される処理を説明するフローチャート。

【図3】図3は、図2における命令NOP復元処理の一例を説明するフローチャート。

【図4】図4は、図2におけるNOP復元処理の他例を説明するフローチャート。

【図5】図5は、図1の並列処理コンピュータが扱う命令の圧縮処理を説明するフローチャート。

【図6】図6は、4つの命令フィールドからなるVLIW命令がどのように圧縮されるかの一例を説明する図。

【図7】図7は、図6の例において圧縮されたVLIW命令がどのように復元されるかを説明する図。

【図8】図8は、4つの命令フィールドからなるVLIW命令がどのように圧縮されるかの他例を説明する図。

【図9】図9は、図8の例において圧縮されたVLIW命令がどのように復元されるかを説明する図。

【図10】図10は、4つの命令フィールドからなるVLIW命令がオリジナル通りに復元された場合を示す図。


【図11】図11は、4つの命令フィールドからなるV

L1W命令が第1の所定規則（フィールド1に1クロック処理命令を集める）に従い復元された場合を例示する図。


【図12】図12は、4つの命令フィールドからなるVLIW命令が第2の所定規則（同じ演算命令は同じフィールドに集める）に従い復元された場合を例示する図。

【図13】図13は、4つの命令フィールドからなるVLIW命令がモディファイされて復元された場合を例示する図。

【図1】




【図7】




【符号の説明】

10…メインメモリ、12…命令格納部、14…命令記述情報部、16…データ格納部、20…命令復元部、22…命令記述復元発生部、30…命令キャッシュ、40…命令レジスタ群（命令バッファ）、50…命令デコーダ、60…命令実行ユニット（4並列処理）、70…レジスタファイル（汎用レジスタ群）、80…データキャッシュ、90…外部記憶装置、92…インターフェイス、100…VLIW型並列処理コンピュータ。

【図4】




【図6】



【図9】



【図2】



【図10】

	#1	#2	#3	#4
命令1	ADD	NOP	NOP	NOP
命令2	NOP	NOP	SUB	NOP
命令3	SUB	NOP	NOP	NOP
命令4	NOP	ADD	MUL	NOP
命令5	ADD	NOP	NOP	NOP

オリジナル通りに置いた場合

【図11】

	#1	#2	#3	#4
命令1	ADD	NOP	NOP	NOP
命令2	NOP	NOP	NOP	NOP
命令3	SUB	NOP	NOP	NOP
命令4	ADD	MUL	NOP	NOP
命令5	ADD	NOP	NOP	NOP


1タロック命令はフィールド1に集中

【図12】

	#1	#2	#3	#4
命令1	ADD	NOP	NOP	NOP
命令2	NOP	SUB	NOP	NOP
命令3	NOP	SUB	NOP	NOP
命令4	ADD	NOP	MUL	NOP
命令5	ADD	NOP	NOP	NOP

同じ演算は同じフィールドに集める

【図3】




【図13】

	#1	#2	#3	#4
命令1	ADD	NOP	NOP	NOP
命令2	NOP	NOP	SUB	NOP
命令3	NOP	NOP	NOP	SUB
命令4	NOP	ADD	MUL	NOP
命令5	ADD	NOP	NOP	NOP

オリジナルをモディファイして現在

【図8】



【図5】

